嵌入式產(chǎn)品設(shè)計(jì)放眼未來
| 選擇好合適的處理器，并選擇好合適的邏輯線路實(shí)現(xiàn)方法，將會(huì)促進(jìn)產(chǎn)品在當(dāng)前和今后的更新?lián)Q代中進(jìn)行折衷和提供有特色的選擇。 為了產(chǎn)品的成功而對(duì)產(chǎn)品進(jìn)行適當(dāng)?shù)难b扮修飾，就是顯示你的能力和與眾不同的技巧。這種能力與技巧，是以最小的代價(jià)、最少的努力和對(duì)細(xì)節(jié)的適當(dāng)注意來滿足客戶的需求。為你開發(fā)的產(chǎn)品選擇好正確的實(shí)現(xiàn)方法也沒有什么不同，也就是說，除非你有一位慷慨的受益人，他對(duì)于投資根本不要求回報(bào)。穿著定做的講究服務(wù)去應(yīng)聘一個(gè)從事機(jī)械加工的職位，也許會(huì)令人懷疑你是否了解這個(gè)職位的具體要求，并說明你不大注意細(xì)節(jié)。最有力的或者花費(fèi)******的措施，并不總是合適有效的；你的實(shí)現(xiàn)方法應(yīng)該緊密地貼合實(shí)際應(yīng)用的需要。 嵌入式系統(tǒng)產(chǎn)品要取得成功，必須具有：一個(gè)執(zhí)行軟件的處理器；執(zhí)行軟件沒有完成的那些功能的硬件邏輯線路；以及與外部世界接口的一些外圍部件。處理器是產(chǎn)品的基礎(chǔ)，影響到你的產(chǎn)品設(shè)計(jì)的幾乎每一個(gè)方面。因此選擇好處理器和選擇好邏輯線路的實(shí)現(xiàn)方法，是你將做出的最為重要的設(shè)計(jì)決定之一。這個(gè)決定將會(huì)推動(dòng)你的當(dāng)前和未來更新?lián)Q代產(chǎn)品的那些可供折衷選擇方案的推出。當(dāng)你梳妝打扮以求成功時(shí)，人們會(huì)注意到使你與眾不同的那些東西，如領(lǐng)帶和其它飾品。使你的產(chǎn)品與眾不同的機(jī)會(huì)很多，但是你就實(shí)現(xiàn)方法所做出的決定將會(huì)限制你的選擇范圍。 在本文中，處理器與邏輯線路實(shí)現(xiàn)方法究竟指的是什么呢？為了縮小這一問題的范圍，將這種實(shí)現(xiàn)方法歸納為：一個(gè)軟件可編程的處理器如何與其它的系統(tǒng)部件集成在一起，組成你的產(chǎn)品。這種實(shí)現(xiàn)方法對(duì)于數(shù)字信號(hào)處理器（DSP）、微控制器、DSP-微控制器對(duì)、DSP-控制器混合電路、多重處理器和通用處理器在你的設(shè)計(jì)中的應(yīng)用予以抽象化，而且不嚴(yán)格區(qū)分。處理器的實(shí)現(xiàn)方法決定了你選擇的處理器是分離的器件，還是與系統(tǒng)邏輯線路的大部分或者一部分整合在一起的集成邏輯模塊。處理器可以是一種現(xiàn)成的標(biāo)準(zhǔn)器件、一種可以修改的器件或一種定制的器件。如同服裝的樣式一樣，你做出的合適的選擇，也可能因?yàn)槭袌?chǎng)和競(jìng)爭(zhēng)對(duì)手使形成特色產(chǎn)品和某一種商品特點(diǎn)準(zhǔn)則發(fā)生變化而隨時(shí)間變化。 設(shè)計(jì)風(fēng)格多種多樣 許多供應(yīng)商都提供現(xiàn)成的標(biāo)準(zhǔn)處理器（參考文獻(xiàn)1到參考文獻(xiàn)4）。通用的標(biāo)準(zhǔn)器件，立即可以買到，而且性價(jià)比適中，因?yàn)樗鼈兊拈_發(fā)費(fèi)用已經(jīng)分?jǐn)偟皆S多產(chǎn)品項(xiàng)目中去了。一個(gè)處理器系列能夠支持各種時(shí)鐘速率、許多片上存儲(chǔ)器和集成的外圍裝置，因而能滿足各種各樣從小到大的項(xiàng)目要求，同時(shí)能維持公司在開發(fā)工具和軟件庫(kù)方面的投資。各種系列的處理器可以裝入插座兼容的、可互換的封裝中，從而只要用同一種芯片去取代另一種芯片而不必修改電路板級(jí)的設(shè)計(jì)，就可使一個(gè)工程擴(kuò)大或縮小資源。 采用通用的標(biāo)準(zhǔn)器件，與其它實(shí)現(xiàn)方案相比，只需要較少的前期投入，就可使開發(fā)小組迅速地開始實(shí)施其設(shè)計(jì)。如果不斷提高要求需要一種新的或改進(jìn)的硬件功能，則對(duì)一種器件的投資不大就可減少某些項(xiàng)目風(fēng)險(xiǎn)。設(shè)計(jì)人員對(duì)標(biāo)準(zhǔn)器件的性能特征比較熟悉，因此允許一個(gè)項(xiàng)目開始后迅速地將重點(diǎn)放在軟件開發(fā)、電路板級(jí)集成與驗(yàn)證上。電路板級(jí)的集成、調(diào)試和元器件更換，都比在芯片級(jí)上進(jìn)行類似工作要容易得多，因?yàn)榫€路板上的邏輯模塊和接口更直接和容易理解。由于在許多開發(fā)項(xiàng)目中都包括有標(biāo)準(zhǔn)器件，因此熟悉這些器件并具有這方面經(jīng)驗(yàn)的人才資源也比較豐富。標(biāo)準(zhǔn)器件穩(wěn)定可靠、使用范圍廣，因而能促進(jìn)強(qiáng)有力的軟件開發(fā)工具、通用功能軟件庫(kù)以及第三方支持的基礎(chǔ)設(shè)施的使用；這樣一來就可以使項(xiàng)目開發(fā)小組更迅速地將產(chǎn)品投放市場(chǎng)。 有時(shí)，你的開發(fā)項(xiàng)目要提升，滿足處理器性能、功率消耗、空間限制或成本等標(biāo)準(zhǔn)的最高要求，所以在電路板一級(jí)對(duì)固定的分立的元器件進(jìn)行集成就不合適了。由于器件的集成度在不斷提高，把電路板上眾多的分立元器件集成為一個(gè)硅SoC設(shè)計(jì)，從而減少最終產(chǎn)品的元器件數(shù)量和尺寸的機(jī)會(huì)也在不斷增加（參看附文《改變觀念》）。最終產(chǎn)品的元器件數(shù)量少了，裝配成本就會(huì)降低，可靠性也會(huì)提高。系統(tǒng)的功率消耗一般也比分立元器件的總功耗要低，這是因?yàn)樵谛酒瑑?nèi)驅(qū)動(dòng)負(fù)載要比在線路板上驅(qū)動(dòng)負(fù)載需要的功率要少得多。由于負(fù)載的減輕，就可以提高運(yùn)行的速度，因?yàn)樾酒瑑?nèi)部信號(hào)比芯片之間的信號(hào)運(yùn)行的要快。 ASSP（專用標(biāo)準(zhǔn)器件）將專有的知識(shí)產(chǎn)權(quán)（IP）和一些通用的功能集成在一個(gè)封裝中，專門用于有足夠的產(chǎn)量、某些所需算法和功能實(shí)現(xiàn)方法不再成為其特色的成熟產(chǎn)品。ASSP具有集成器件的許多優(yōu)點(diǎn)，但不需要額外的開發(fā)時(shí)間，不需要支付前期的開發(fā)費(fèi)用和制造費(fèi)用，也不像ASIC那樣需要支付反復(fù)返工所需的NRE費(fèi)用。通信、數(shù)字手機(jī)和調(diào)制解調(diào)器是推動(dòng)ASSP發(fā)展的三大領(lǐng)域。包括DVD播放器、數(shù)碼照相機(jī)和直接接收衛(wèi)星電視廣播的機(jī)頂盒在內(nèi)的消費(fèi)類產(chǎn)品，都得益于ASSP。由于某些產(chǎn)品壽命周期很短，數(shù)碼照相機(jī)等產(chǎn)品的壽命周期只有6個(gè)月，這意味著產(chǎn)品上市時(shí)間比以往任何時(shí)候都重要。ASSP可以降低系統(tǒng)成本，并可使設(shè)計(jì)小組集中精力于產(chǎn)品的增值；然而，這些器件也提出了如何使你的產(chǎn)品具有特色這樣一個(gè)問題，因?yàn)楦?jìng)爭(zhēng)對(duì)手也可以采用同樣的器件，也同樣可以享受成本降低的好處。 可配置的實(shí)現(xiàn)方法，通常是將一個(gè)軟處理器模塊或硬處理器模塊與可編程邏輯電路集成在同一個(gè)支持硬件邏輯器件配置和重新編程的標(biāo)準(zhǔn)器件上。Atmel公司和Triscend公司都將處理器芯核與可編程邏輯器件集成在一起，以便進(jìn)行協(xié)處理和支持外圍設(shè)備。Proceler公司將一個(gè)軟處理器芯核嵌入到一個(gè)PLD器件中，并在鄰近可編程邏輯器件中實(shí)現(xiàn)由該公司的C編譯器產(chǎn)生的優(yōu)化程序循環(huán)。Xilinx公司和Altera公司同樣也提供嵌入有處理器芯核的PLD器件。Altera公司的Excalibur器件正在使ARM處理器芯核，今后還將使MPS處理器芯核使用于不宜實(shí)現(xiàn)ASIC的產(chǎn)品中。 這些器件具有專用硬件的執(zhí)行速度，但是卻具有很大的功能靈活性。這樣，將外圍設(shè)備與嵌入式處理器芯核和可編程邏輯器件集成在一起，可以使設(shè)計(jì)師實(shí)現(xiàn)SoC集成電路，而這些SoC的系統(tǒng)級(jí)性能高于用分立元器件的，設(shè)計(jì)周期也比ASIC短。一般地說，可配置實(shí)現(xiàn)方法不支持集成模擬外設(shè)，因?yàn)槟M外設(shè)促使這幾種產(chǎn)品使用ASIC。支持模擬外設(shè)會(huì)使改用先進(jìn)的制造工藝來生產(chǎn)可編程邏輯器一事復(fù)雜化，從而使這些可編程器件的成本升高，速度降低。Cypress Microsystems公司生產(chǎn)的可編程SoC器件目前可支持8位處理器用的、在運(yùn)行時(shí)間內(nèi)編程的模擬外設(shè)。8位處理器對(duì)于外設(shè)選擇的敏感性要比它對(duì)于更高集成度和更高處理速度的敏感性要大。 采用可配置的實(shí)現(xiàn)方法，它的邏輯設(shè)計(jì)一直到產(chǎn)品交付以前仍然是可以更改的，從而在設(shè)計(jì)過程中可以迅速地反復(fù)更改方案。你可以先交出一種滿足最低要求的產(chǎn)品，再在產(chǎn)品使用后，增加各種功能。這種方法最適宜進(jìn)行樣機(jī)設(shè)計(jì)，并將因大量生產(chǎn)時(shí)的成本考慮而只能用ASIC實(shí)現(xiàn)的產(chǎn)品投放市場(chǎng)。對(duì)可編程邏輯器件再次編程，可以對(duì)硬件進(jìn)行故障排除和升級(jí)，如同對(duì)軟件進(jìn)行排堵和升級(jí)一樣。對(duì)可編程邏輯器件重新進(jìn)行設(shè)計(jì)，向系統(tǒng)下載新的邏輯功能，再重新啟動(dòng)系統(tǒng)，就可以用同一種器件來支持不斷演進(jìn)的協(xié)議。這種方法就是可配置計(jì)算；可重新配置的計(jì)算則比可配置的計(jì)算前進(jìn)了一步。 可重新配置的實(shí)現(xiàn)方法是在運(yùn)行時(shí)配置可編程邏輯線路，這樣使用比較少的邏輯門電路就可以實(shí)現(xiàn)比較大的硬件設(shè)計(jì)。Chameleon System公司和Quicksilver Technolgies公司都向市場(chǎng)推出了可重復(fù)配置的產(chǎn)品。Siroyan公司還推出了一種族群集ALU陣列，可以用作可重新配置的協(xié)處理器芯核，適合應(yīng)用于需要采用算法密集的應(yīng)用場(chǎng)合。理論上可重新配置的產(chǎn)品器件可能是支持多種通信協(xié)議的智能化移動(dòng)電話手機(jī)，所以，當(dāng)用戶從采用某種通信協(xié)議的一個(gè)地區(qū)進(jìn)入采用另外一種協(xié)議的地區(qū)時(shí)，手機(jī)硬件自動(dòng)地重新配置，便能支持電話服務(wù)。當(dāng)一種產(chǎn)品設(shè)計(jì)需要硬件去實(shí)現(xiàn)多種算法時(shí)，這種方法是適用的。由于你并不總是要具體說明所有硬件邏輯，所以你可以把支持附加功能的費(fèi)用減少到存儲(chǔ)邏輯設(shè)計(jì)所需的存儲(chǔ)器的費(fèi)用。 但是，在運(yùn)行時(shí)重新配置硬件邏輯需要相當(dāng)長(zhǎng)的等待時(shí)間。這就需要精心制定計(jì)劃，以便按準(zhǔn)確的時(shí)間表配置硬件，以防止軟件運(yùn)行中斷。慣性可能是可重新配置計(jì)算面臨的******的問題。當(dāng)一項(xiàng)技術(shù)已經(jīng)被設(shè)計(jì)師采用以后，成熟的開發(fā)工具與自動(dòng)化設(shè)計(jì)工具才會(huì)出現(xiàn)。早在60年代后期，洛杉磯加州大學(xué)的一位研究人員就提出了運(yùn)行時(shí)重新配置這種方法。然而，設(shè)計(jì)師一直遲遲未采用這種方法，因?yàn)檫@種方法只是在最近才能在學(xué)術(shù)研究之外的場(chǎng)合使用。這種方法遲遲未用的原因是，在它試圖找到合適的應(yīng)用領(lǐng)域，并與各種各樣可編程方法和硬線連接法相競(jìng)爭(zhēng)時(shí)，門電路密度已經(jīng)提高了。 定制器件與可配置器件的不同之處在于，定制器件是用硬線連接的ASIC，與通用的可配置平臺(tái)相比，能更好地滿足產(chǎn)品的要求。定制器件在大量生產(chǎn)時(shí)具有較低的制造成本；可以更好地防止他人采用反向工程冒牌仿造；并在權(quán)衡性能、成本、封裝以及功率消耗各項(xiàng)要求時(shí)具有******的靈活性。但是獲得這些優(yōu)點(diǎn)也付出了代價(jià)。如果采用ASIC，要求在產(chǎn)品開發(fā)的較早階段在財(cái)務(wù)上和技術(shù)上做出比較大的投入。當(dāng)你將設(shè)計(jì)送去制造時(shí)，你還會(huì)失去對(duì)成本和上市時(shí)間的控制。但是，你在產(chǎn)品投入生產(chǎn)時(shí)所節(jié)約的成本用來補(bǔ)償早期投資還是綽綽有余的。ASIC用戶最擔(dān)心的一個(gè)方面就是交付的芯片不能正常工作或交貨時(shí)間推延所帶來的風(fēng)險(xiǎn)。盡可能采用與制造工藝相適應(yīng)的設(shè)計(jì)軟件和模擬工具，并和芯片制造廠密切地合作，均可以有效地減小這種風(fēng)險(xiǎn)。 采用ASIC是一種決策，這種決策能使產(chǎn)品具有比其他方法更強(qiáng)的競(jìng)爭(zhēng)力，更為重要的是，它還能使采用其他方法時(shí)不切實(shí)際的產(chǎn)品成為真正的商品。在一些應(yīng)用場(chǎng)合，由于產(chǎn)品的性能、功率消耗、成本和在芯片上集成模擬電路的能力對(duì)產(chǎn)品的成功非常重要，采用其它實(shí)現(xiàn)方法都難于滿足要求，所以做出采用ASIC的決定是適宜的。如果是為了節(jié)約零部件的生產(chǎn)成本而采用ASIC的實(shí)現(xiàn)方法，就需要仔細(xì)劃分那些部分采用標(biāo)準(zhǔn)零部件，那些部分用定制芯片。如果集成程度過高，產(chǎn)品隨著市場(chǎng)變化而變化的適應(yīng)能力可能會(huì)降低；產(chǎn)品成本會(huì)比采用某些標(biāo)準(zhǔn)零部件（如RAM）要高；更糟的是產(chǎn)品的生產(chǎn)周期會(huì)縮短，開發(fā)新的產(chǎn)品的NRE費(fèi)用會(huì)增加。選擇合適的集成度，可以使開發(fā)的芯片起到實(shí)現(xiàn)一系列產(chǎn)品的平臺(tái)作用，從而使所投入的前期開發(fā)與制造費(fèi)用能夠平攤到好幾代產(chǎn)品上。 除了學(xué)術(shù)研究之外，幾乎沒有人會(huì)從零開始設(shè)計(jì)處理器結(jié)構(gòu)體系去支持某種產(chǎn)品。工具對(duì)于日益復(fù)雜的應(yīng)用產(chǎn)品的成功是至關(guān)重要的，而且是一種要認(rèn)真對(duì)待的資源投資和開發(fā)時(shí)間投資。一種常用的解決辦法是向供應(yīng)商購(gòu)買專有的知識(shí)產(chǎn)權(quán)模塊和處理器芯核，而這些供應(yīng)商都已經(jīng)投入相當(dāng)多資源來保證處理器芯核的質(zhì)量和開發(fā)支持產(chǎn)品開發(fā)的各種工具。設(shè)計(jì)師按照公開供應(yīng)的模型開發(fā)的芯核也是可以買到的（參看附文《公開供應(yīng)的芯核與兼容的芯核》）。購(gòu)買并使用IP芯核，可以大大地縮短產(chǎn)品的上市時(shí)間，并可集中資源用于產(chǎn)品的增值。 可獲授權(quán)使用的處理器芯核，包括以硬件格式和可合成格式提供的DSP與微處理器。硬芯核是針對(duì)某一制造工藝的，并且鎖定在處理器指令集和一定的特征上。有些標(biāo)準(zhǔn)處理器采用ARM處理器芯核和MIPS處理器芯核。你可以配置并擴(kuò)充適合于你所選擇的制造工藝的可合成處理器芯核；但是要獲得額外的靈活性，你的設(shè)計(jì)小組必須做出更大努力來實(shí)現(xiàn)并驗(yàn)證這一系統(tǒng)。DSP芯核，如3DSP公司、BOPS公司或LSI Logic公司供應(yīng)的DSP芯核，都具有專用的DSP功能，并且支持與主處理器芯核配對(duì)，去完成對(duì)產(chǎn)品的控制。Arc公司和Tensulica公司都提供為其芯核增添DSP功能的擴(kuò)充部件。 處理器的配置既可以有也可以沒有外圍設(shè)置、存儲(chǔ)器、高速緩沖存儲(chǔ)器、執(zhí)行單元、接口電路或者多個(gè)處理器，對(duì)此，你不必加以限制。你還可以增加對(duì)指令集的擴(kuò)充。在芯片中減去不必要的部件，甚至部分指令，可以減少芯片的面積和所消耗的功率。但是如果在精簡(jiǎn)邏輯部件方面走得過遠(yuǎn)，你有可能會(huì)丟掉電路計(jì)時(shí)功能。減少那些為你提供不需要的指令的邏輯線路，也可能會(huì)減少你的功耗，但也會(huì)嚴(yán)重限制你使用在以后幾代產(chǎn)品中會(huì)用到這些指令的遺贈(zèng)軟件和已購(gòu)算法的能力。產(chǎn)生可并行執(zhí)行多任務(wù)的擴(kuò)充指令，能使得性能得到必要的提升；能縮短代碼長(zhǎng)度，從而可以使用較小的存儲(chǔ)器 |
