芯片開發(fā)費(fèi)用的暴漲招致技術(shù)發(fā)展放慢
| “SoC使用的CMOS工藝的設(shè)計(jì)已經(jīng)微細(xì)到了65nm。這將導(dǎo)致試制成本暴漲，連研究開發(fā)也難以進(jìn)行。而且芯片的總開發(fā)費(fèi)用也將達(dá)到1億美元的規(guī)模。就算是投入了這些開發(fā)費(fèi)用，也很難找到能夠收回成本的用途”（美國模擬器件高速信號處理業(yè)務(wù)部產(chǎn)品線主管大衛(wèi)·羅伯森）。 “CMOS黃金時(shí)代”已經(jīng)結(jié)束？ 《日經(jīng)電子》于2007年6月25日舉辦了技術(shù)研討會(huì)“模擬技術(shù)論壇2007”。在研討會(huì)上，模擬電路設(shè)計(jì)領(lǐng)域最新技術(shù)動(dòng)態(tài)及技術(shù)人員培訓(xùn)的相關(guān)演講備受關(guān)注。在模擬電路設(shè)計(jì)領(lǐng)域方面，模擬器件公司的大衛(wèi)·羅伯森指出，CMOS工藝微細(xì)化的進(jìn)展減緩了CMOS模擬電路設(shè)計(jì)的技術(shù)發(fā)展。“1990年代可以稱為‘CMOS的黃金時(shí)代’。人們能夠使用CMOS的最尖端工藝，進(jìn)行CMOS模擬電路的研究開發(fā)。因此，技術(shù)也有了迅速發(fā)展。但到了最近，進(jìn)入65nm工藝的時(shí)代之后，最尖端工藝已經(jīng)很難在試制中使用了。大學(xué)更是如此。這樣的話，技術(shù)的發(fā)展有可能放慢”（羅伯森）。 羅伯森認(rèn)為，要克服這個(gè)問題，重要的是企業(yè)之間的合作。而且，不勉為其難地進(jìn)行單芯片化（SoC），使用分別最適合于模擬與數(shù)字的工藝，再把不同的芯片安裝在一個(gè)模塊中（SiP等），找出此方法也非常重要。 在技術(shù)人員培訓(xùn)方面，名野模擬電路研究所的名野隆夫就模擬技術(shù)人員培訓(xùn)一線的情況進(jìn)行了介紹。在提問時(shí)間，聽眾陸續(xù)道出了企業(yè)技術(shù)人員培訓(xùn)的困難。 在其余的演講中，富士通研究所就實(shí)現(xiàn)了0.8V工作的流水線型A-D轉(zhuǎn)換器的開發(fā)發(fā)表了演講，東京工業(yè)大學(xué)教授松澤昭針對納米CMOS時(shí)代模擬電路技術(shù)、國家半導(dǎo)體日本針對移動(dòng)產(chǎn)品用運(yùn)算放大器技術(shù)、美國德州儀器（TexasInstruments）針對便攜產(chǎn)品用電池余量計(jì)的技術(shù)趨勢分別做了報(bào)告。 |
