DSP+FPGA在高速高精運(yùn)動控制器中的應(yīng)用
| PID算法離散化才能使用。又由于系統(tǒng)的存儲空間有限，算法的存儲空間開銷不能太大，所以采用了離散化的增量式PID算法。該算法在運(yùn)算過程中只需要保留最近3次的誤差數(shù)據(jù)，就能夠推導(dǎo)出下一次的輸出量，節(jié)省了大量的數(shù)據(jù)空間，提高了運(yùn)算速度，有很強(qiáng)實用價值。 公式如下：  μ（ k ），μ（ k-1 ）分別是k和k-1時刻的輸出量，在系統(tǒng)中體現(xiàn)為DA的輸出量。 e（ k ），e（ k-1 ），e（ k-2 ）分別是k，k-1，k-2 時刻的偏差值，在系統(tǒng)中體現(xiàn)為該時刻實際位置與目標(biāo)位置的偏差。 T，Td，Ti，Kp是PID公式的常量，不同的數(shù)值代表著PID系統(tǒng)的微分、積分、比例調(diào)節(jié)作用的強(qiáng)度和效果。 3、小結(jié) 在開放式數(shù)控系統(tǒng)中應(yīng)用基于DSP+FPGA的運(yùn)動控制卡，DSP承擔(dān)了CNC系統(tǒng)中實時性要求較高的模塊功能。利用DSP高速運(yùn)算能力和實時信號處理能力，采用先進(jìn)的Bspline插補(bǔ)算法，使該DSP運(yùn)動控制卡具有高速、高精度的性能，結(jié)合FPGA芯片的先進(jìn)技術(shù)，使該運(yùn)動控制卡的集成性、可靠性大大提高。本運(yùn)動控制卡目前是基于ISA總線設(shè)計的，今后將考慮把該系統(tǒng)移植到PCI總線上，將能進(jìn)一步提高系統(tǒng)的處理速度能力，適應(yīng)更高要求。 |
