IBIS的概念最初由一家主要IC公司的工程師在大約6年前提出，IBIS的設(shè)計(jì)指導(dǎo)思想是利用已被證明有效的簡單行為數(shù)據(jù)在現(xiàn)有模擬器上進(jìn)行信號(hào)完整性模擬。IBIS格式就是根據(jù)這些要使用的數(shù)據(jù)而設(shè)計(jì)的，但最初并沒有把格式固定下來，為此，EDA公司、IC供應(yīng)商和最終用戶迅速成立了一個(gè)IBIS格式制訂委員會(huì)，IBIS公開論壇也隨之誕生。從那時(shí)起，已修訂了兩個(gè)EIA/ANSI標(biāo)準(zhǔn)修訂版，IC供應(yīng)商也已提供了數(shù)百個(gè)IBIS模型。事實(shí)上，所有的信號(hào)完整性模擬引擎都支持IBIS標(biāo)準(zhǔn)，包括大多數(shù)基于SPICE的模擬引擎在內(nèi)。

SPICE作為一種通用的電路模擬語言，最早由加州大學(xué)伯克利分校發(fā)明。因其精確性和多功能性，SPICE已經(jīng)成為電子電路模擬的事實(shí)標(biāo)準(zhǔn)。眾多的EDA公司對(duì)其進(jìn)行了商業(yè)化開發(fā)，并在伯克利標(biāo)準(zhǔn)版本的基礎(chǔ)上進(jìn)行了擴(kuò)展和改進(jìn)。由于SPICE電路可以模擬電路中實(shí)際結(jié)構(gòu)的物理行為，它給電路設(shè)計(jì)者帶來了極大的方便。

兩者的優(yōu)點(diǎn)和缺點(diǎn)在后面的副欄中會(huì)作出詳細(xì)說明，但兩者的主要特點(diǎn)可概括如下：SPICE通用性強(qiáng)，而IBIS易用、標(biāo)準(zhǔn)化而且具有結(jié)構(gòu)隱含特性。

近期發(fā)展

去年在信號(hào)完整性模擬領(lǐng)域取得了不少突出的技術(shù)進(jìn)步和發(fā)明，下面我們將就其中一些對(duì)設(shè)計(jì)工程師影響較大的新技術(shù)進(jìn)行介紹。

IBIS 3.2標(biāo)準(zhǔn)已經(jīng)公布并得到EIA的認(rèn)可，現(xiàn)在已是官方正式標(biāo)準(zhǔn)。它在很多方面進(jìn)行了改進(jìn)，包括多驅(qū)動(dòng)器語法和對(duì)總線保持及動(dòng)態(tài)箝位電路新結(jié)構(gòu)的定義。這些內(nèi)容增加后，IBIS已能夠模擬大多數(shù)高速數(shù)字驅(qū)動(dòng)器和接收器。注意3.2版本是唯一獲官方正式認(rèn)可的標(biāo)準(zhǔn)，如果你手頭有3.0或3.1版本模型，它們可能與最終的3.2版本不兼容，從而也可能不被EDA工具所支持。

IBIS的弱點(diǎn)是難于描述大型電路組合或連接器，IBIS委員目前正在積極尋求這一問題的解決方案，但至今仍未能夠在一個(gè)通用解決方案上達(dá)成一致意見，連接器問題尤為復(fù)雜，因?yàn)橐_之間互感的定義隨著信號(hào)和接地模式的變化而變化。大多數(shù)EDA供應(yīng)商都有解決這些問題的獨(dú)創(chuàng)性解決方案，換句話說，這一問題已經(jīng)解決，只是IBIS標(biāo)準(zhǔn)本身還沒有這些內(nèi)容而已。

新的驅(qū)動(dòng)器技術(shù)

一系列不同的IC I/O驅(qū)動(dòng)器技術(shù)正逐步獲得業(yè)界的高度重視，下面介紹一些大家可能感興趣的或業(yè)界有爭議的模擬問題。

這種“一次只能一個(gè)引腳”的技術(shù)并不適合當(dāng)前主流的LVDS技術(shù)，為了使LVDS的輸出正常地工作(至少是那些我們能看到的輸出)，你必須通過恰當(dāng)?shù)牟罘纸K端匹配電阻(大約100歐姆)把它們連接起來，這使得IBIS模型的實(shí)際生成變得非常困難，因?yàn)槟銦o法生成IBIS語言所需的電壓-時(shí)間（VT）曲線。值得慶幸的是，LVDS是一種高性能和高線性增強(qiáng)型技術(shù)，因此你可以利用簡單的線性結(jié)構(gòu)和符合QA規(guī)范的VT曲線來建立一個(gè)很好的LVDS模型。（注意：我們的確利用VT曲線來建立LVDS模型并得到了他們之間良好的相關(guān)性，但是我們還不能提出一種適合所有正在測試的LVDS技術(shù)的簡單測量概念。）

另一個(gè)引人注目的信號(hào)完整性技術(shù)是輸出阻抗控制，事實(shí)上，這項(xiàng)技術(shù)可使板級(jí)設(shè)計(jì)者能夠根據(jù)傳輸線和電路負(fù)載的需要選擇輸出驅(qū)動(dòng)器的驅(qū)動(dòng)能力。曾有一段時(shí)間通過軟件控制在PLD中實(shí)現(xiàn)了這一性能，現(xiàn)在有的標(biāo)準(zhǔn)元器件也已具備這一性能。一種尤為精彩的實(shí)現(xiàn)輸出阻抗控制的簡單方法是在某一特別輸出引腳上附加一個(gè)到地的可編程電阻，這一可編程引腳可調(diào)節(jié)該輸出引腳與這一組中其他輸出引腳的輸出驅(qū)動(dòng)能力（如圖1所示）。這種方法允許元件半動(dòng)態(tài)地進(jìn)行自身調(diào)節(jié)以補(bǔ)償加工偏差和溫度變化。在IBIS或SPICE模型所能處理范圍內(nèi)，這項(xiàng)技術(shù)允許更精密地控制某一規(guī)范的最小******值，并可提供更好的模擬精度。

發(fā)展前景

包括IBIS公開論壇在內(nèi)的許多人都非常關(guān)心IBIS的前景，他們擔(dān)心IBIS難以適應(yīng)不斷進(jìn)步的技術(shù)。

IBIS的行為格式依賴于能夠給出確定條件下器件行為的簡要描述，并利用這些信息推斷出器件過去在各種條件下的行為。總的來說，只有模擬引擎的編寫者才有可能知道他們正在模擬的器件實(shí)際上是如何工作的。例如，當(dāng)IBIS最初公布時(shí)，當(dāng)時(shí)主要的高速技術(shù)是簡單的CMOS或TTL。工程師們了解這些CMOS和TTL驅(qū)動(dòng)器是如何工作的，晶體管的模擬可以用模擬代碼寫出來，只要知道一些簡單的參數(shù)描述(如電流-電壓曲線)，就足以對(duì)該器件進(jìn)行模擬。

新的技術(shù)正以非常快的速度不斷出現(xiàn)，這些技術(shù)常常與我們期望的已建到IBIS庫中的行為描述相差甚遠(yuǎn)，以致于無法適當(dāng)?shù)孛枋鏊麄儭＠?，如果某位設(shè)計(jì)師決定開始使用一種三態(tài)邏輯器件（它具有三個(gè)不同的合法邏輯電平0，1和2），IBIS技術(shù)就無法適當(dāng)?shù)貙?duì)它進(jìn)行描述。這就是為什么許多EDA公司在支持IBIS之外還使用一種不同的專用格式的原因之一，他們?cè)诟倪M(jìn)和增強(qiáng)其獨(dú)創(chuàng)的專用格式方面是完全自由的。事實(shí)上，如果沒有這些專用格式的進(jìn)步，要改進(jìn)IBIS非常困難，因?yàn)樵S多新的IBIS格式就來自于這些已被EDA成員公司驗(yàn)證過的改進(jìn)。

但是問題依然存在，而且要保持IBIS繼續(xù)合乎時(shí)代發(fā)展潮流也正變得越來越困難。

那么下一步應(yīng)該做什么？遏制IC設(shè)計(jì)人員的創(chuàng)新思維？還是回到SPICE？這一問題的答案肯定不會(huì)只有一個(gè)那么簡單，因?yàn)橐粋€(gè)成功的答案需要滿足三個(gè)不同群體的需求：IC供應(yīng)商、PCB設(shè)計(jì)者和EDA工具供應(yīng)商。

沒有一個(gè)簡單的答案

至今，業(yè)界已經(jīng)提出了好幾種建議，包括加密技術(shù)，但傾向于公開加密過的SPICE模型。有一些SPICE開發(fā)商已經(jīng)將該技術(shù)試著應(yīng)用于商業(yè)實(shí)踐，并已獲得有限的成就。但它還存在以下三個(gè)方面的問題：

1． 加密過的模型必須絕對(duì)可靠。如果發(fā)生了任何錯(cuò)誤(如SPICE不收斂)，那么用戶或EDA公司都無法進(jìn)行任何調(diào)試。這也極大地限制EDA公司的技術(shù)支持。

2． 正確的加密是一種保護(hù)自己的最好方法。一些IC公司常常把它們的電路設(shè)計(jì)的知識(shí)產(chǎn)權(quán)標(biāo)價(jià)數(shù)百萬美元，他們必須對(duì)它們進(jìn)行加密，因?yàn)椴辉该白约旱漠a(chǎn)品被競爭對(duì)手解讀的風(fēng)險(xiǎn)。另一方面，也有一些IC設(shè)計(jì)公司則常常千方百計(jì)破解其競爭對(duì)手的加密產(chǎn)品，但不管這么做正確與否，解密被認(rèn)為是一種最省時(shí)省錢的方法。

3．此外，由于模型是供模擬引擎使用的，因此所有的EDA公司都必須接收解密密匙。這使得加密僅在心理上或“合法專利保護(hù)”意義上才是安全的，它根本不是用來抵御蓄意攻擊。

SPICE不是一種標(biāo)準(zhǔn)

為什么不只寫一個(gè)仿真驅(qū)動(dòng)器的程序并將它公開呢？你可用C語言和其他任何一種語言編寫該程序，但需遵守一些針對(duì)I/O節(jié)點(diǎn)的工業(yè)標(biāo)準(zhǔn)API。這個(gè)想法聽起來相當(dāng)不錯(cuò)，但將對(duì)IC制造商產(chǎn)生巨大的壓力，而且對(duì)EDA公司來說，維護(hù)和支持的開支也將十分龐大。

目前讓EDA公司感到憂慮的一個(gè)很大問題是：這一程序代碼必須能在各種計(jì)算機(jī)結(jié)構(gòu)和操作系統(tǒng)版本上運(yùn)行。從根本上說，問題是任何一個(gè)粗制濫造的模型都有可能導(dǎo)致整個(gè)模擬軟件的崩潰，而且EDA公司根本沒辦法對(duì)其進(jìn)行支持或維修。

因此一種公開的通用建模語言可能是一種較好的解決方案，它不僅需要能為加速模擬和IC知識(shí)產(chǎn)權(quán)保護(hù)提供可定義的行為元件，而且需要具備良好的可擴(kuò)展性，以適用于未來即將定義的新技術(shù)。此外，它還必須要讓主要的EDA供應(yīng)商采納它，這也意味著它將與SPICE類型引擎和傳輸線模擬引擎相兼容。

在某種意義上，IBIS是第一代模擬行為語言之一，它主要針對(duì)某一類I/O器件。近幾年來，業(yè)界已開發(fā)出越來越多的通用行為語言，Verilog-AMS和VHDL-AMS就是其中的兩種。這些新語言的優(yōu)勢是可在規(guī)范這一級(jí)描述輸入和輸出器件，這也意味著他們能夠描述任何類型的I/O器件。Verilog-AMS還具備另外一個(gè)優(yōu)勢，那就是能夠很容易地與SPICE或其他模擬引擎相連接。

Verilog-AMS源代碼的市場前景可能很不錯(cuò)，事實(shí)上，它正在由我們上面提到的IBIS委員會(huì)進(jìn)行開發(fā)。它可以被編譯成目標(biāo)代碼，目標(biāo)代碼的好處是利于加密，不過，它也會(huì)帶來一些上文列舉的負(fù)面影響。

IBIS公開論壇在做什么？

IBIS公開論壇很清楚目前IBIS所存在的問題，并正在集中力量制訂解決這些問題的短期和長期行動(dòng)方案。IBIS常任主席Bob Ross提及了目前正在采取的一些措施。

對(duì)現(xiàn)行IBIS規(guī)范的修訂工作正在進(jìn)行，這次修訂與以前不同，規(guī)模不會(huì)很大，而是主要解決一些在描述存儲(chǔ)器芯片上的新型接收器時(shí)遇到的特殊問題。另外，修訂后的IBIS還將支持JEDEC SSTL規(guī)范，這將提供對(duì)使用外部參考電壓來計(jì)算輸入邏輯電平閾值的接收器的支持。

另一個(gè)工作組正在尋求定義一種可用來描述復(fù)雜成對(duì)連接器的方法，這項(xiàng)工作正在順利進(jìn)行中，它計(jì)劃采用細(xì)長列式描述來定義重復(fù)性很大的連接器引腳。該定義也同樣適合于對(duì)多重級(jí)聯(lián)成對(duì)元件組的描述。這一規(guī)范計(jì)劃僅作為IBIS的一個(gè)外部補(bǔ)充，以避免影響IBIS 4.0版規(guī)范的推出。

還有一個(gè)工作組一直在研究對(duì)IBIS進(jìn)行根本性改革或增強(qiáng)的思路，現(xiàn)正同時(shí)在多個(gè)方向上鋪開，其中主要的有：

1． 類似于Verilog-AMS、VHDL-AMS、或XML的一些其他語言。

2． 具有精確可匹配性的基于代碼或基于等式的模型。

宏語言擴(kuò)展正成為當(dāng)前較受歡迎的方法，它是一種基于等式的通用建模方法，不要求你精通所有的SPICE語法，并提供與當(dāng)前IBIS格式的后向兼容性。事實(shí)上，目前正在操作的一種驗(yàn)證測試是將IBIS 3.2模型翻譯成宏語言。宏語言擴(kuò)展未來也將能夠支持物理器件模型和IMIC模型，或采用行為和物理單元定義新的結(jié)構(gòu)。

結(jié)論

無論你決定采用SPICE模擬工具還是基于IBIS的模擬工具，最終用戶仍然是贏家，因?yàn)镮BIS公開論壇和其他類似的組織所付出的努力已經(jīng)極大地拓展了市場對(duì)信號(hào)完整性模擬模型的需求。隨著該市場的繼續(xù)拓展，信號(hào)完整性模擬模型的種類和精確性都將進(jìn)一步穩(wěn)定地增加。

Jon N. Powell擔(dān)任Innoveda全球顧問服務(wù)機(jī)構(gòu)的執(zhí)行副主席，是IBIS公開論壇的創(chuàng)辦人之一，并曾擔(dān)任IBIS的圖書管理員。他擁有麻省理工學(xué)院電子電氣和計(jì)算機(jī)科學(xué)專業(yè)碩士學(xué)位。