摘 要：首先對比幾種DSP技術(shù)的實現(xiàn)方案，然后對基于通用可編程DSP和FPGA的兩種主流DSP應(yīng)用設(shè)計技術(shù)作較詳細(xì)的比較，并提出應(yīng)用選擇建議。
關(guān)鍵詞：DSP；實現(xiàn)方案；FPGA；PDSP；應(yīng)用選擇

引言
數(shù)字信號處理（Digital Signal Processing ,簡稱DSP）是一種利用計算機(jī)或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字形式對信號進(jìn)行采集、變換、濾波、估值、增強(qiáng)、壓縮和識別等處理，以得到符合人們需求的信號形式的一種技術(shù)。其應(yīng)用領(lǐng)域甚為廣泛，涉及家用電器、多媒體系統(tǒng)、雷達(dá)衛(wèi)星系統(tǒng)、移動通信、網(wǎng)絡(luò)會議、醫(yī)學(xué)儀器、實時圖像識別與處理、聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)和智能基站等方面。面對不同的場合與需求，DSP的實現(xiàn)有多種方案，本文對此進(jìn)行分析和比較，希望能對學(xué)習(xí)DSP技術(shù)以及準(zhǔn)備應(yīng)用DSP技術(shù)進(jìn)行設(shè)計的人員有所啟發(fā)和幫助。

DSP實現(xiàn)方案比較
根據(jù)使用目的和應(yīng)用場合的不同，數(shù)字信號處理的實現(xiàn)方法一般可分為以下幾種。
在通用的計算機(jī)（如PC機(jī)）上用軟件（如C語言和Basic語言等）實現(xiàn)。這種方法的缺點是速度太慢，不能用于實時系統(tǒng)，只能用于教學(xué)和仿真研究。
在通用計算機(jī)系統(tǒng)中加上專用的加速處理機(jī)實現(xiàn)。由于大數(shù)據(jù)量處理時，加速卡和計算機(jī)之間的數(shù)據(jù)交換速度比較慢，因而通用計算機(jī)只能起到管理者的作用，而不能參與實時處理。
用通用的單片機(jī)實現(xiàn)。這種方法可用于一些不太復(fù)雜的數(shù)字信號處理，如數(shù)字控制等；但由于單片機(jī)采用的是馮諾依曼總線結(jié)構(gòu)，所以在運(yùn)算量大的實時控制系統(tǒng)中很難有所作為。
用專用的DSP芯片實現(xiàn)。在一些特殊的場合，要求的信號處理速度極高，用通用DSP芯片很難實現(xiàn)。專用于FFT、數(shù)字濾波和卷積等算法的DSP芯片將相應(yīng)的信號處理算法在芯片內(nèi)部用硬件實現(xiàn)，無需進(jìn)行編程。這種方案的缺點是靈活性差，又由于開發(fā)工具還不夠完善，不適用于個人和小型單位開發(fā)。
用通用的可編程數(shù)字信號處理器（Programmable Digital Signal Processor,后簡稱PDSP）實現(xiàn)。與單片機(jī)相比，通用PDSP具有更加適用于數(shù)字信號處理的軟件和硬件資源，可用于復(fù)雜的數(shù)字信號處理算法，是可用指令或軟件編程的DSP。可選用的產(chǎn)品有TI公司的TMS320系列DSP芯片、AD公司的ADSP系列產(chǎn)品和Motorola等公司的產(chǎn)品。
用FPGA(Field-programmable Gate Array)等可編程門陣列實現(xiàn)數(shù)字信號處理算法（稱基于FPGA的DSP）。許多FPGA生產(chǎn)公司（如Altera和Xilinx等）都提供軟件或VHDL等開發(fā)語言，通過軟件編程用硬件實現(xiàn)特定的數(shù)字信號處理算法。由于具有通用性，并可以實現(xiàn)算法的并行運(yùn)算，無論是作為獨(dú)立的數(shù)字信號處理器還是作為DSP芯片的協(xié)處理器，這一算法目前都是比較活躍的研究領(lǐng)域。而且，近年來，一些公司開發(fā)和設(shè)計出把FPGA、DSP和MCU等芯片結(jié)合在一起的大型可編程邏輯器件，成為今后幾年數(shù)字信號處理實現(xiàn)的一個很重要的方向。
綜上所述，在幾種方法中，第一種方法的缺點是速度慢，一般可用于DSP算法的模擬；第二種方法和第四種方法專業(yè)性強(qiáng)，應(yīng)用受到很大限制，第二種方法不便于系統(tǒng)的獨(dú)立運(yùn)行；第三種算法也只適用于簡單的DSP算法；第五種方法使數(shù)字信號處理的應(yīng)用打開了新的局面。這種方法兼具有上述幾種方法的優(yōu)點，既靈活、處理速度快、能力強(qiáng)，又可做到實時性。實際上通常講的數(shù)字信號處理器（Digital Signal Processor，簡稱DSPs或DSP）就是為了實現(xiàn)高速、實時信號處理的單片可編程微處理器芯片,在本文里稱為PDSP。
兩種主流技術(shù)的對比
通用PDSP和基于FPGA的DSP是當(dāng)今兩大主流數(shù)字信號處理算法實現(xiàn)技術(shù)，引領(lǐng)著DSP技術(shù)應(yīng)用的發(fā)展潮流。下面針對這兩種技術(shù)方案從硬件結(jié)構(gòu)及性能、開發(fā)流程、開發(fā)技術(shù)標(biāo)準(zhǔn)化、仿真測試和知識產(chǎn)權(quán)自主性等方面進(jìn)行比較，同時對應(yīng)用方案的選擇提出建議。
1 硬件結(jié)構(gòu)和性能發(fā)展
通用PDSP是一種基于精簡指令集計算機(jī)（Reduced Instruction Set Computer，RISC）的范例。通用PDSP采用了數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)及改進(jìn)哈佛結(jié)構(gòu)，由至少一個快速陣列乘法器和一個擴(kuò)展字寬的累加器構(gòu)成，具有指令流控制，一個指令字可以同時控制片內(nèi)多個功能單元的操作。其優(yōu)勢源于大多數(shù)信號處理算法的乘-累加運(yùn)算（multiply and accumulate，MAC）都是非常密集的，通過多級流水線結(jié)構(gòu)，DSP可以獲得僅僅受陣列乘法器的速度限制的MAC速度。通用PDSP的優(yōu)勢主要是具有很好的通用性和靈活性，與普通單片機(jī)應(yīng)用系統(tǒng)十分相似，只要將調(diào)好的機(jī)器碼放在程序ROM中，就能使系統(tǒng)正常工作。
在PDSP中增加更多的MAC單元能進(jìn)一步提高DSP的吞吐量，但對于某些一般數(shù)據(jù)處理量比較大的DSP算法，其通用性卻下降了，Viterbi編譯碼器和FIR濾波器就屬于這種情況。為解決這個問題，PDSP生產(chǎn)商將一些專用的硬件加速器類的協(xié)處理器模塊加入處理器結(jié)構(gòu)，如Viterbi協(xié)處理器、Turbo協(xié)處理器和增強(qiáng)性濾波器協(xié)處理器等。由于這些協(xié)處理器本身的非通用性，即主要是傾向于某種或某些算法的協(xié)處理器，從而導(dǎo)致了PDSP無法適用于多種類型的DSP算法和DSP技術(shù)應(yīng)用。結(jié)果成本增加，通用性也下降了，因此大部分的DSP應(yīng)用場合并沒有從這種增加各種硬件加速器的DSP結(jié)構(gòu)變化中得到好處。
通用PDSP處理器的靈活性主要體現(xiàn)在軟件更改容易以及對各種算法處理和復(fù)雜算法的實現(xiàn)上，而對硬件本身的更改則沒有任何靈活性而言。
FPGA器件是由大量的邏輯宏單元組成的，通過配置，可以使這些邏輯宏單元形成不同的硬件結(jié)構(gòu)，從而構(gòu)成不同的電子系統(tǒng)，完成不同的功能。由FPGA構(gòu)成的DSP電路可以同樣以并行或順序方式工作。并行工作方面，F(xiàn)PGA與專用DSP器件相當(dāng)，遠(yuǎn)優(yōu)于通用PDSP處理器，對于PDSP處理器需要大量運(yùn)算指令完成的工作，F(xiàn)PGA可在一個周期內(nèi)完成。而在順序執(zhí)行方面，F(xiàn)PGA比通用DSP快，同時FPGA中可以使用各種狀態(tài)機(jī)，或使用嵌入式微處理器來完成工作，并且，每一順序工作的時鐘周期中能同時并行完成許多執(zhí)行，而通用PDSP處理器卻不能?；贔PGA的DSP在各種應(yīng)用場合具有主硬件用戶可定制性和可重配置性，硬件方面也表現(xiàn)出極大的靈活性，可根據(jù)需要通過改變FPGA中構(gòu)成DSP系統(tǒng)的硬件結(jié)構(gòu)來改變硬件的功能、技術(shù)指標(biāo)、通信方式、硬件加密算法和編解碼方式等。隨著達(dá)數(shù)百萬門高密度的FPGA的出現(xiàn)，F(xiàn)PGA在原有的高密度的邏輯宏單元基礎(chǔ)上嵌入許多面向DSP的專用硬核模塊，結(jié)合大量可配置于FPGA硬件結(jié)構(gòu)中的參數(shù)化的DSP IP，DSP開發(fā)者能十分容易地將整個DSP系統(tǒng)實現(xiàn)在一片F(xiàn)PGA中，從而實現(xiàn)了所謂的可編程SoC（System on Chip），即PSoC。迅速發(fā)展的FPGA以它高速高帶寬的優(yōu)勢在DSP技術(shù)應(yīng)用上顯示出其光輝的前景。
應(yīng)用廣泛的通用PDSP處理器正面臨著FPGA的競爭，并且這種競爭日趨激烈。在先進(jìn)通信基礎(chǔ)設(shè)施應(yīng)用中，信號處理的工作量正在超出通用DSP的承受能力，這就為其他新類型器件（如FPGA）進(jìn)入這些應(yīng)用帶來了機(jī)會。
2 開發(fā)流程
上述兩種DSP技術(shù)實現(xiàn)方案的仿真有很大差別。通用PDSP開發(fā)中除了可以利用MATLAB等工具完成算法仿真外，唯一有實際意義的仿真是借助實時開發(fā)系統(tǒng)仿真，必須與實際的硬件系統(tǒng)相連后才能進(jìn)行。這種“仿真”實為硬件調(diào)試，實際意義僅在于假設(shè)（事實也要求）待開發(fā)的硬件系統(tǒng)已經(jīng)設(shè)計成功并能正常工作的條件下，完成DSP源程序在硬件系統(tǒng)上的調(diào)試。這種調(diào)試環(huán)節(jié)單一，許多軟硬件中的存在的問題定位十分困難，對于DSP器件組成的大系統(tǒng)調(diào)試效率很低。而基于FPGA的DSP開發(fā)流程中有多個層次的仿真測試和硬件調(diào)試環(huán)節(jié)：如基于MATLAB/Simulink模型的系統(tǒng)級仿真，包括對數(shù)字信號和模擬信號的仿真測試；利用HDL仿真器ModelSim進(jìn)行RTL級功能仿真和模擬信號仿真；用ModelSim對DSP數(shù)字系統(tǒng)進(jìn)行實時時序仿真；利用Quartus II中的門級仿真器進(jìn)行時序仿真；利用嵌入式邏輯分析儀SignalTapII對DSP硬件系統(tǒng)進(jìn)行測試。以上5個測試環(huán)節(jié)中任何一處發(fā)現(xiàn)問題，都可以隨時修正和排除。
3 系統(tǒng)知識產(chǎn)權(quán)自主性
由于基于FPGA的DSP系統(tǒng)主要是純硬件系統(tǒng)設(shè)計，可選的硬件實現(xiàn)方式很多，因此系統(tǒng)具有較好的自主知識產(chǎn)權(quán)屬性?；赑DSP處理器的系統(tǒng)則沒有這種屬性。
4 開發(fā)技術(shù)標(biāo)準(zhǔn)化、規(guī)范化和技術(shù)兼容性
不同系列功能特點的PDSP處理器結(jié)構(gòu)有較大差別，需要選擇不同的匯編語言及其對應(yīng)的仿真開發(fā)工具及編碼軟件，無論是設(shè)計流程、仿真開發(fā)工具還是開發(fā)語言都不可能得到標(biāo)準(zhǔn)化和規(guī)范化，較難與其他開發(fā)技術(shù)融為一體。
開發(fā)技術(shù)標(biāo)準(zhǔn)化和規(guī)范化是基于FPGA的DSP技術(shù)的優(yōu)勢之一。自頂向下的設(shè)計流程為DSP開發(fā)技術(shù)的標(biāo)準(zhǔn)化奠定了基礎(chǔ)；標(biāo)準(zhǔn)化的硬件描述語言和大量支持這一語言的綜合器和仿真器構(gòu)成這一技術(shù)的核心；功能強(qiáng)大、適用面廣的DSP開發(fā)集成環(huán)境將多種開發(fā)目標(biāo)兼收并蓄；大規(guī)模的可重配置器件FPGA及相關(guān)的軟硬IP核確保了DSP系統(tǒng)的高效率和高質(zhì)量。
5 系統(tǒng)集成度、功耗和可靠性等
由于CPU的靈活性，對于低速、低吞吐量和大量復(fù)雜運(yùn)算的情況，通用PDSP處理器的系統(tǒng)成本要比FPGA系統(tǒng)低得多，但是此方案具有不可替代性。在多片DSP系統(tǒng)中，每一片DSP處理器都必須配置完整的輔助器件才能正常工作。其中包括諸如數(shù)據(jù)RAM、程序RAM和ROM、FIFO、雙口RAM和FPGA/CPLD輔助接口器件等。當(dāng)這種系統(tǒng)成倍提高，功耗、集成度與可靠性等性能指標(biāo)都將不同程度下降。基于FPGA的DSP系統(tǒng)的優(yōu)勢主要源于可以形成單片系統(tǒng)。目前擁有大規(guī)模邏輯資源的FPGA完全能容納本來由多片DSP處理器構(gòu)成的系統(tǒng)，從而使單片DSP系統(tǒng)在多項指標(biāo)大幅度提高的前提下，成本和功耗大幅度下降，集成度和可靠性大幅度提高。
綜上所述，通用PDSP處理器和基于FPGA的DSP兩種技術(shù)各有千秋，有分工也有競爭。一般來說，通用PDSP處理器應(yīng)用于復(fù)雜算法的領(lǐng)域（例如多重if-then-else結(jié)構(gòu)），如果能夠滿足所需的MAC速度，通用DSP成本上更具有優(yōu)勢。在先進(jìn)通信基礎(chǔ)設(shè)施應(yīng)用中，信號處理的工作量正在超出通用PDSP的承受能力，由于FPGA更高的速度以及可以通過一個芯片上的多級MAC單元來提供更高的帶寬，它的巨大性能優(yōu)勢還是使其成為一些高端信號處理應(yīng)用的技術(shù)選擇。在諸如3G移動基站、復(fù)雜實時工控系統(tǒng)、衛(wèi)星導(dǎo)航設(shè)備、實時圖像處理和聯(lián)合戰(zhàn)術(shù)無線電通信系統(tǒng)等領(lǐng)域中，基于FPGA的DSP解決方案成為唯一的選擇。同時，F(xiàn)PGA也將在前端的可編程數(shù)字信號處理算法，例如FFT、FIR、IIR濾波器及CORDIC（Coordinate Ratation Digital Computer，旋轉(zhuǎn)數(shù)字式計算）等算法的實現(xiàn)方面大顯身手。面臨競爭產(chǎn)品的前后夾擊，通用PDSP的前景似乎不妙，但是，PDSP供應(yīng)商也在不斷創(chuàng)新，以便其產(chǎn)品在更廣泛的應(yīng)用中具有吸引力。例如，AD公司計劃使其Blackfin數(shù)字信號處理器支持Linux，此舉將使該系列數(shù)字信號處理器遠(yuǎn)遠(yuǎn)勝過一般通用處理器。摩托羅拉公司最近則宣布將把它的數(shù)字信號處理器與可重構(gòu)硬件結(jié)合起來，以便抗衡FPGA的進(jìn)步。隨著信號處理應(yīng)用的不斷擴(kuò)張，PDSP處理器很可能會繼續(xù)“借鑒”一些競爭技術(shù)的特性。
結(jié)束語
通過以上的分析，建議從事DSP應(yīng)用的設(shè)計人員在運(yùn)用DSP技術(shù)設(shè)計系統(tǒng)時要從應(yīng)用領(lǐng)域、速度要求、可靠性、開發(fā)難易程度和價格等多方面綜合考慮，以選取適當(dāng)?shù)腄SP實現(xiàn)方案以達(dá)到技術(shù)目標(biāo)。
參考文獻(xiàn)
1 潘松，黃繼業(yè)，王國棟. 現(xiàn)代DSP技術(shù). 西安電子科技大學(xué)出版社. 2003
2 李真芳，蘇濤，黃小宇. DSP程序開發(fā)—MATLAB調(diào)試及目標(biāo)代碼生成. 西安電子科技大學(xué)出版社. 2003
3 付麗琴，桂志國，王黎明. 數(shù)字信號處理原理及實現(xiàn). 國防工業(yè)出版社. 2004
4 Uwe Meyer-Baese. 數(shù)字信號的FPGA實現(xiàn). 清華大學(xué)出版社. 2002